Computer architecture; DSL; Field programmable gate arrays; Hardware; Image processing; Kernel; Laplace equations; Code generation; FPGA; GPU; domain-specific language; hardware accelerator; high-level synthesis; image processing;
机译:执行时间–剩余负载解码器中的区域权衡:针对硬件加速器的HLS中基于链的计划和分配的综合探索
机译:用于解释域的特定于域的建模语言的运行时代码
机译:可互操作的领域特定语言系列,用于代码生成
机译:从基于C的硬件加速器HLS的域特定语言生成代码
机译:从特定领域的语言生成代码的部分评估。
机译:使用时间压缩支撑多穗码的硬件尖峰神经加速器的吞吐量和效率
机译:OGG涡旋解码器IMDCT加速器基于C的硬件设计