3D-Stacked DRAM; CAM; Logic-in-Memory; Sparse Matrix Matrix Multiplication; TSV;
机译:优化硬件加速FPGA上CNN的常规矩阵矩阵乘法
机译:通过迭代行合并实现GPU加速的稀疏矩阵-矩阵乘法
机译:在累积数据库中缩放稀疏矩阵-矩阵乘法
机译:加速稀疏矩阵矩阵乘法与3D堆叠逻辑内存硬件
机译:在GPU上优化高而瘦的矩阵矩阵乘法
机译:使用乘法更新和非负矩阵分解问题的稀疏非负最小二乘的统一框架
机译:利用3D堆叠逻辑内存硬件加速稀疏矩阵乘法运算