hard-wired portion algorithm; hybrid build-in self-test; inter-port defects; multi-port static RAMs; programmable portion algorithm;
机译:带有阵列内置自检功能的576 K 3.5 ns访问BiCMOS ECL静态RAM
机译:静态RAM的真实内置自检
机译:基于自测RAM的并发内置自测架构
机译:用于多端口静态RAM的混合内置内置自测试体系结构
机译:适用于高级RF收发器架构的低开销内置自测。
机译:静态拉伸计划对内侧腓肠肌的肌肉力量和肌肉结构的影响
机译:内置自测架构的有效性评估