机译:用于可扩展神经形态系统的商用FPGA上具有流控制和时钟校正功能的高速位串行双向LVDS链路上的多个AER握手通道
机译:用于高速串行链路的信号调节器:Leo Wong客观地了解了一些可用的串行链路替代方案,并讨论了选择合适的信令方案时应遵循的标准
机译:作者对有关“通用高速数字计算机:磁性商店”,“通用高速数字计算机”的讨论的答复:串行计算电路,通用高速数字计算机:小型实验机和????????旋转鼓的位置同步????????
机译:光电高速串行服务器可伸缩性链接
机译:高速串行链路的误码率估计设计。
机译:具有系统评估功能的高速搜索引擎pLink 2用于蛋白质组级鉴定交联肽
机译:用于可扩展神经形态系统的商用FPGA上具有流控制和时钟校正功能的高速位串行双向LVDS链路上的多个AER握手通道