flip-flops; logic testing; VLSI; power consumption; circuit testing; low-power flip-flop; D flip-flop; test-per-scan circuits; very large scale integration; circuit under test; VLSI; power consumption;
机译:基于动态电流模式逻辑的触发器设计,用于鲁棒和低功耗安全集成电路
机译:低功耗数字顺序电路的静态触发器设计
机译:具有原位误差监测的延迟补偿触发器,用于低功耗和定时耐堵电电路设计
机译:用于每扫描电路的低功耗D触发器的设计
机译:一种新颖的双边沿触发脉冲时钟TSPC D触发器,适用于高性能和低功耗VLSI设计应用。
机译:低功耗模拟电路的非线性细胞和分子动力学系统计算:仿真研究
机译:采用T触发器的低功耗时序电路设计