【24h】

A new hardware cache coherence scheme

机译:一种新的硬件缓存一致性方案

获取原文

摘要

Most existing directory-based protocols generate more coherence traffic and induce longer synchronization latency than required by the memory consistency model. A new cache coherence scheme is proposed for the entry consistency model. Locks are associated with shared data regions. Version numbers are associated with each block in the cache. The version number is compared with that of the latest writer on each access and stale data is updated from there or directly from memory. Using the scheme, protocol overhead traffic can be reduced by up to a factor of two. A lockup-free cache is assumed.
机译:与内存一致性模型所要求的相比,大多数现有的基于目录的协议会产生更多的一致性流量,并导致更长的同步延迟。针对条目一致性模型,提出了一种新的缓存一致性方案。锁与共享数据区域关联。版本号与高速缓存中的每个块相关联。在每次访问时,将版本号与最新写入器的版本号进行比较,然后从那里或直接从内存中更新陈旧数据。使用该方案,协议开销流量最多可以减少两倍。假定没有锁定的高速缓存。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号