Clocks; Field programmable gate arrays; IP networks; Wires; Registers; Connectors; Delays;
机译:赛灵思Virtex-5 FPGA的高速,多通道串行ADC LVDS接口
机译:用于可扩展神经形态系统的商用FPGA上具有流控制和时钟校正功能的高速位串行双向LVDS链路上的多个AER握手通道
机译:Xilinx FPGA的高速,固定延迟串行链接
机译:Xilinx系列7 FPGA的串行QDR LVDS高速ADC
机译:使用硬宏为Xilinx FPGA加速FPGA编译。
机译:实时FpGa处理高速光频域成像
机译:用于可扩展神经形态系统的商用FPGA上具有流控制和时钟校正功能的高速位串行双向LVDS链路上的多个AER握手通道