Clocks; Voltage-controlled oscillators; Receivers; Jitter; Optical signal processing; Latches; Voltage control;
机译:具有低开销技术的56 Gb / s PAM4接收器,用于在65 nm CMOS中对阈值和基于边缘的DFE FIR和IIR-Tap进行自适应
机译:56 GB / S PAM4接收器,具有28 NM CMOS技术的过冲补偿方案
机译:低功率和宽调谐范围环振荡器双控制电压延迟电池的设计与分析65架CDM CMOS技术CDR应用
机译:65 nm CMOS技术中具有环VCO基于RCO的CDR的56 GB / S PAM4线路接收器的设计
机译:具有LC延迟线VCO的10 Gb / s CDR / DEMUX,位于0.18微米CMOS中。
机译:使用65 nm CMOS技术单片集成的CMOS-NEMS铜开关
机译:用于低功耗互连的40-NM CMOS中的52 GB / S子1-PJ /位PAM4接收器