Logic gates; Transient analysis; Transistors; Circuit faults; Error analysis; Computational modeling; Combinational circuits;
机译:一种使用四态逻辑和三态晶体管的容错技术
机译:组合电路中多个故障的容错逻辑设计
机译:用于捕获离子量子电路中任何逻辑操作的容错实现的通用逻辑模块设计
机译:基于Quaddded晶体管逻辑的容错数字集成电路设计
机译:通过设计技术对硅锗异质结双极晶体管和数字逻辑电路进行硬度保证测试和辐射硬化。
机译:基于CMOS的碳纳米管传输晶体管逻辑集成电路
机译:用于容错实现陷阱离子量子电路中任意逻辑运算的通用逻辑块设计
机译:纠错码在VLsI电路容错逻辑设计中的应用。