Devanagari Unicode Reader; Energy Efficient; FPGA; I/O Standard; SSTL; Static and Dynamic Power;
机译:FPGA上的高能效阿拉伯ABUnicode读卡器设计
机译:基于输入/输出缓冲器的Vedic乘法器设计,用于28nm FPGA上的热感知节能数字信号处理
机译:基于输入/输出缓冲器的Vedic乘法器设计,用于28nm FPGA上的热感知节能数字信号处理
机译:基于存根系列端接逻辑的40nm和28nm FPGA上的节能Devnagri Unicode读取器设计
机译:FPGA上数字信号处理内核的节能高效设计。
机译:用于智能电网应用的基于PLL的节能光伏系统以及基于模糊逻辑的功率跟踪器
机译:基于时钟门控的FpGa上自然语言处理拉丁语Unicode读写器的节能和热感知设计