Decision feedback equalizers; Finite impulse response filters; Receivers; Timing jitter; Topology; Transfer functions;
机译:“在65 nm CMOS中具有DFE-IIR均衡功能的10 Gb / s紧凑型低功耗串行I / O,”被认为是2009年最佳JSSC论文[People]
机译:具有低开销技术的56 Gb / s PAM4接收器,用于在65 nm CMOS中对阈值和基于边缘的DFE FIR和IIR-Tap进行自适应
机译:1 IIR + 1离散抽头DFE的基于边缘的自适应,收敛时间为5μs
机译:使用IIR反馈均衡器的100Base-TX以太网自适应DFE
机译:在DFE结构中结合盲均衡器和时钟恢复(法语文本)。
机译:扩展分布多极点模型基于磁感的方位测量
机译:针对100BASE-TX以太网使用IIR反馈均衡器的自适应DFE *