FIR filters; adders; carry logic; field programmable gate arrays; hardware description languages; multiplying circuits; FIR filter architecture; FIR filter implantation; MCSA; ModelSim 6.3c; Spartan-3 FPGA; VHDL; Xilinx ISE 10.1; booth multiplier; delay unit; finite impulse response filters; modified carry save adder; performance analysis; signal processing; Adders; Band-pass filters; Conferences; Delays; Finite impulse response filters; IIR filters; Booth Multiplier; Carry Save Adder; FIR filter; Modified Carry Save Adder; VHDL;
机译:改进Booth算法的并行乘法累加器在FIR滤波器中的信号转换活动分析
机译:利用展位乘法器和进位跳过加法器实现冷杉过滤器
机译:LMS自适应FIR滤波器和RLS自适应FIR滤波器消除噪声的性能分析
机译:针对VLSI应用的使用展位乘法器的高效FIR滤波器设计
机译:使用递归算法的FIR自适应滤波器的性能。
机译:定位最佳位置以筛选命中和评估来自两种性能分析的泛分析干扰滤波器类铅图书馆
机译:调查:使用SQRT基于SQRT的截断乘法器的FIR滤波器设计性能分析选择加法器