Capacitors; Charge pumps; Jitter; Noise; Phase locked loops; Resistors; Voltage-controlled oscillators; charge-pump phase-locked loop (CP-PLL); jitter; loop filter; voltage-controlled oscillator (VCO);
机译:在28 nm FD-SOI工艺中具有530 ps集成抖动的600 µA 32 kHz输入960 MHz输出CP-PLL
机译:354 MB / s 0.37 mm2 151 mw 32-user 256-qam近地图软输入软输出大量MU-MIMO数据检测器28nm CMOS
机译:基于输入/输出缓冲器的Vedic乘法器设计,用于28nm FPGA上的热感知节能数字信号处理
机译:在28nm FD-SOI工艺中,具有530ps集成抖动的600µA 32 kHz输入960 MHz输出CP-PLL
机译:354 MB / s 0.37 mm2 151 mw 32-user 256-qam近地图软输入软输出大量MU-MIMO数据检测器28nm CMOS