Architecture; Asynchronous; FPGA; Variation;
机译:可变能量写入STT-RAM体系结构的耐变化的写入完成电路
机译:纳米尺度交叉结构上用于多目标变异容忍逻辑映射的混合进化算法
机译:耐过程变化的3D微处理器的高能效最后一级缓存体系结构
机译:耐变化的AFPGA架构
机译:insense:纳米级设备的变体和容错架构
机译:促进基因的推动者建筑和转录调节促使不同水稻基因型耐受浸血的多样性水稻基因型伸长
机译:变异容忍的aFpGa架构
机译:先进的信息处理系统:陆军容错架构概念研究。第2卷:陆军容错架构设计和分析