Logic gates; MOSFET; Capacitance; Permittivity; Threshold voltage; Mathematical model;
机译:超薄体SOI上具有PZT栅极叠层的双栅极负电容MOSFET:器件性能的实验校准仿真研究
机译:横向不对称通道和栅极堆叠结构对环绕栅极MOSFET器件性能的影响
机译:具有改进的器件性能的背栅夹层纳米线MOSFET的仿真
机译:新型MOSFET中铁电栅堆叠的建模和仿真,以增强器件性能
机译:使用原子和器件仿真对4h碳化硅功率MOSFET的可靠性和性能进行集成建模。
机译:具有纳米堆叠的高k栅极电介质和3D鳍形结构的高性能III-V MOSFET
机译:具有高κ栅极堆叠的常规和应变si n-mOsFET中的器件性能