Performance evaluation; Artificial neural networks; Tools; Throughput; Hardware; Field programmable gate arrays; Research and development;
机译:适用于FPGA硬件实现的基于动态MAC的人工神经网络架构
机译:用于二元卷积神经网络的GPU超级FPGA加速器架构
机译:FPGA上结构化稀疏卷积神经网络的有效硬件加速器
机译:当神经体系结构搜索遇到硬件实现时:从硬件意识到协同设计
机译:用于FPGA的半流式卷积神经网络硬件架构的层型专业处理引擎
机译:硬件互联神经网络的低成本互连架构
机译:ANNAS:准确性和性能感知的神经架构搜索神经硬件加速器