cache coherence; dynamic; low-power; mobile processors; multi-core; power-sensitive;
机译:适用于功耗敏感型移动处理器的应用感知自适应缓存体系结构
机译:基于自适应块固定的:用于多核体系结构的动态缓存分区
机译:异构多核架构上并行工作负载的最佳处理器动态能耗降低
机译:动态,多核高速缓存相容架构用于电力敏感的移动处理器
机译:性能受限的多核处理器的节能缓存组织:私有缓存和共享缓存的比较。
机译:围绕Medoids(PAM)算法进行分区的并行体系结构可实现可扩展的多核处理器及其在医疗保健中的应用
机译:用于多核处理器架构的混合高速缓存一致性协议
机译:用于硬件控制的高速缓存一致性的高速缓存组方案以及大规模多处理器中硬件一致性控制的一般需求。