CORDIC; DPLL; Digital Signal Processing; Loop performance; Micro-rotation; Pipelined Architecture;
机译:基于改进的二阶广义积分器的测量和重构算法,配置为正交信号发生器和锁相环,用于独立发电系统的三相交流信号
机译:简化数字锁相环的方式:未来采用数字信号处理来减轻杂散和干扰的时钟生成
机译:平滑数字锁相环的方式:未来时钟生成,数字信号处理,用于缓解刺激和干扰
机译:在相位和正交信道信号处理中数字锁相环系统坐标旋转算法的实现
机译:用于分阶段阵列接收系统的图形处理单元和软件开发中实现的数字信号处理算法
机译:同相激光干涉法中正交信号的数字计算在干涉相位检测中的应用
机译:基于FPGA的线性全数字锁相环在信号处理中的设计与实现。