机译:像素处理器的多处理和数据流处理架构及其VHDL仿真策略
机译:像素处理器的多处理和数据流处理架构及其VHDL仿真策略
机译:具有对5D,基于四重基数的Clifford代数的本地支持的嵌入式协处理器的设计和实现
机译:VHDL的本机进程代数
机译:关系代数工具包:一种用户友好的方法,用于在网络上呈现和处理关系代数查询。
机译:分离早期和晚期婴儿的本地和非本地视听语音处理过程中的皮质活动。
机译:实时Zetta与VHDL和Verilog HDL为高容量数据计算处理器的实时Zetta字节 - 单位存储ASIC SOC IP核心设计实现,如云/群/超级VLIW并行分配流水线阵列计算处理器
机译:VHDL和mINT VHDL仿真工具简介,考虑了信号处理的适用性