首页> 外文会议>International conference on soft computing >Design of High Speed Bidirectional Current-Mode Multiple-Valued Adder Using Signed-Digit Number Representation

【24h】

Design of High Speed Bidirectional Current-Mode Multiple-Valued Adder Using Signed-Digit Number Representation

机译：基于符号数字表示的高速双向电流模式多值加法器设计

获取原文

页面导航

摘要
著录项
相似文献
相关主题

摘要

We discuss the new circuit structure of the bidirectional current-mode 3-radix SD adder using the bidirectional current mode CMOS transistors circuit structure. To realize a faster addition circuitry, we realize the improved circuit structure with parallel connection between the half addition circuit art and the quantizing circuit part.

机译：我们使用双向电流模式CMOS晶体管电路结构讨论了双向电流模式3基SD加法器的新电路结构。为了实现更快的加法电路，我们实现了在半加法电路技术和量化电路部分之间并联连接的改进的电路结构。

著录项

来源
《International conference on soft computing》|1996年|p.845-848|共4页
会议地点
作者
Toru Tabata; Fumio Ueno;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类自动化技术、计算机技术;
关键词
multiple-valued logic; bidirectional current-mode; redundant signed-digit number representation; 3-radix direct processing adder, CMOS circuit structure;

机译：多值逻辑;双向电流模式冗余的有符号数字表示; 3基直接处理加法器，CMOS电路结构;
入库时间 2022-08-26 14:46:03

相似文献

外文文献
中文文献
专利

1. Efficient Multiple-Valued Signed-Digit Full Adder Based on NDR MOS Structures and its Application to an N-bit Current-Mode Constant-Time Adder [J] . David Bol, Ilham Hassoune, David Levacq, Journal of multiple-valued logic and soft computing . 2007,第1a2期

机译：基于NDR MOS结构的高效多值有符号数字加法器及其在N位电流模式恒定时间加法器中的应用
2. Comments on "High-speed area-efficient multiplier design using multiple-valued current-mode circuits" [J] . Parhami B., Kawahito S. IEEE Transactions on Computers . 1996,第5期

机译：关于“使用多值电流模式电路的高速高效面积乘法器设计”的评论
3. High-speed area-efficient multiplier design using multiple-valued current-mode circuits [J] . Kawahito S., Ishida M. IEEE Transactions on Computers . 1994,第1期

机译：使用多值电流模式电路的高速高效面积乘法器设计
4. Design of High Speed Bidirectional Current-Mode Multiple-Valued Adder Using Signed-Digit Number Representation [C] . Toru Tabata, Fumio Ueno International conference on soft computing . 1996

机译：使用签名数字表示设计高速双向电流模式多值加法器
5. Self-restored current-mode CMOS multiple-valued logic design and synthesis. [D] . Teng, Hsiang-Yung. 2003

机译：自恢复电流模式CMOS多值逻辑设计和综合。
6. Two novel low-power and high-speed dynamic carbon nanotube full-adder cells [O] . Mehdi Bagherizadeh, Mohammad Eshghi 2011

机译：两个新颖的低功耗高速动态碳纳米管全加电池
7. Multiple-valued signed-digit adder using negative differential-resistance devices [O] . Alejandro F. González, Pinaki Mazumder 1998

机译：使用负差分电阻器件的多值有符号数字加法器

Design of High Speed Bidirectional Current-Mode Multiple-Valued Adder Using Signed-Digit Number Representation

摘要

著录项

相似文献

相关主题

期刊订阅