The Path Analysis program provides logic and circuit design checking for signal propagation delay constraints. The program is useful for optimizing network performance. Checking and optimization are traditionally performed by manual inspection and incompletely verified by logic and circuit simulation. The Path Analysis program completely verifies signal propagation delays against design constraints. Checks are performed either with user supplied logic simulation data or parameters extracted from the physical IC layout information.
路径分析程序提供逻辑和电路设计检查,以检查信号传播延迟约束。该程序对于优化网络性能很有用。传统上,检查和优化是通过手动检查执行的,而逻辑和电路仿真则无法完全验证和优化。路径分析程序可以完全对照设计约束条件来验证信号传播延迟。使用用户提供的逻辑仿真数据或从物理IC布局信息中提取的参数进行检查。 P>
机译:考虑内部电荷效应的基于波形的门极时序仿真器(BTS),用于MOS VLSI电路
机译:考虑内部电荷效应的基于波形的门极时序仿真器(BTS),用于MOS VLSI电路
机译:模拟VLSI电路和系统中参数波动的上限估计
机译:基于提取的MOS / VLSI电路参数的时序验证系统
机译:VLSI数字电路中的串扰故障测试生成和分层时序验证。
机译:基于干传感器的人脑脑电信号采集系统多通道数字有源电路的设计与验证
机译:基于相对时序的定时电路和系统验证*
机译:mOs VLsI(金属氧化物半导体超大规模集成电路)的开关级时序仿真。