frequency synthesizers; phase locked loops; voltage-controlled oscillators; circuit simulation; integrated circuit modelling; jitter; phase noise; fractional-N PLL frequency synthesizer; phase noise prediction; jitter prediction; voltage-domain behavioral model; voltage controlled oscillator;
机译:具有相噪消除功能的delta sigma分数N分频PLL频率合成器中的恒定环路带宽
机译:Delta Sigma Fractional-n PLL频率合成器中的恒定环带宽,具有相位噪声消除
机译:使用新型小数N分频PLL的低相位噪声C频段频率合成器
机译:分数-N PLL频率合成器抖动和相位噪声的行为建模与仿真
机译:锁相环建模和数千兆赫PLLS设计中的时序抖动/相位噪声。
机译:面向低电压低能耗的超薄绝缘体上硅MOSFET低频噪声行为的经验和理论模型
机译:小数N分频频率合成器和其他PLL / DLL电路的快速准确的行为仿真