adders; carry logic; multiplying circuits; CMOS logic circuits; low-power electronics; digital signal processing chips; system-on-chip; Booth multiplier-accumulator design; self-timed Manchester carry-bypass adder; fast power-saving adder; critical path removal; digital signal processors; Booth encoding scheme; partial product generation scheme; Wallace tree architecture; speed bottleneck; 16 bit; 2.5 V; 71.28 mW;
机译:快速高效的曼彻斯特随身加法器
机译:使用Radix-2修改的Booth算法和使用Verilog的SPST加法器有效实现16位乘法累加器
机译:自定时曼彻斯特链进位传播加法器
机译:用于展位倍增器 - 蓄电池设计的快速和省电的自定时曼彻斯特搭载旁路加法器
机译:Power-Saving Method for Fast Scrolling on Mobile OLED Devices : A Case Study on Browsers =行动OLED装置上针对滑动的省电方法 : 以浏览器为例
机译:结合灰色关系分析和神经网络开发有吸引力的汽车展位设计
机译:自定时曼彻斯特链携带传播加法器