floating point arithmetic; field programmable gate arrays; matrix multiplication; optimisation; clocks; logic design; computational complexity; hardware resources; scientific computation; FPGA-based algorithm; floating-point matrix multiplication; array architecture; control logic; routing complexity; processing element maximization; clock speed; state-of-the-art processor; modular algorithm; kernel design;
机译:可重构计算系统上浮点矩阵乘法的可扩展和模块化算法
机译:可重构计算系统上浮点矩阵乘法的可扩展和模块化算法
机译:基于FPGA的浮点矩阵乘法的调度与调度分析。
机译:用于FPGA的浮点矩阵乘法的可扩展和模块化算法
机译:一种用于FPGA上定点和浮点矩阵乘法的新颖算法。
机译:量子超并行矩阵乘法算法
机译:一种可扩展架构,用于加速FPGA上的多功能和连续浮点矩阵计算