退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:测试平衡时序电路中路径延迟故障的方法
Ohtake; S.; Miwa; S.; Fujiwara; H.;
机译:一种新的顺序电路,具有用于路径延迟故障的组合测试生成复杂性
机译:NEST:用于组合电路中路径延迟故障的非数值测试生成方法
机译:平衡时序电路中路径延迟故障的测试生成方法
机译:过渡故障和过渡路径延迟故障:测试生成,路径选择以及功能性侧面测试的内置生成。
机译:基于极限学习机的模拟电路故障检测测试生成算法
机译:组合电路中路径延迟故障的高效自动测试生成系统
机译:同步时序电路的延迟测试生成。
机译:路径延迟故障的可测试性设计方法和路径延迟故障的测试模式生成方法
机译:在顺序逻辑电路中测试路径延迟故障的方法
机译:非扫描时序电路中延迟故障的测试方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。