机译:用于TeraOPS速度多媒体视频处理的0.5 / spl mu / m CMOS模拟随机存取存储器芯片
机译:0.8 / spl mu / m CMOS模拟前端处理器,速度为4 / spl次/速度CD-ROM
机译:蚀刻低于0.5 / spl mu / m W / WSi / sub x /双层门
机译:利用0.5 / SPL MU / M进程的第二代ORCA架构提高了FPGA的速度和可用栅极容量
机译:用于FPGA覆盖的高速软处理器架构
机译:地址生成单元的模块化架构适合在FPGA上实时处理MR数据
机译:用于高速信号处理的存储架构:在RAID上嵌入RAID 0
机译:通过现场可编程门阵列(FpGa)的高度并行处理实现高速发布订购