Department of Electrical Engineering Eindhoven University of Technology P.O. Box 513, NL-5600 MB, Eindhoven, The Netherlands;
system-on-chip; network-on-chip; real-time; data flow graph; performance evaluation; buffer minimization;
机译:硅纳米光子网络片上时分多路复用仲裁,用于高性能芯片多处理器
机译:考虑时序约束的异构多处理器的可靠性保证任务分配和调度
机译:具有时序保证的分层多处理器带宽预留方案
机译:任务级时序模型,可确保多处理器片上网络的性能
机译:多处理器计算机系统的性能模型
机译:从基因途径双向网络中识别基因签名可确保预测癌症预后的稳健模型性能
机译:多处理器片上网络中保证性能的任务级时序模型
机译:模型化和评估性能系统多工艺交换器Dps25(Dps25分组交换多处理器系统的建模和性能评估)