Department of Computer Science and Engineering, Harbin Institute of Technology);
机译:功率优化的高效CAVLC解码器VLSI架构
机译:功率优化的高效CAVLC解码器VLSI架构
机译:用于AVC / H.264 CAVLC解码的高通量低成本VLSI架构
机译:H.264 Cavlc解码器的高性能VLSI架构设计
机译:用于Turbo代码解码器,LDPC代码解码器和列表球形解码器的VLSI架构
机译:DCRAM架构的排序过滤的VLSI设计研究
机译:用于硬判决维特比译码算法的可配置低复杂度设计的VLsI结构
机译:用于Reed-solomon解码器的VLsI架构