Qualcomm Inc., San Diego, CA, USA;
SRAM chips; built-in self test; cache storage; logic design; system-on-chip; BIST; SOC design; SRAM-based cache memory; dynamic cache resizing architecture; pMOS NBTI; caches; high yield; memory architecture; processors design; sram memory;
机译:评估深亚微米动态非均匀缓存体系结构缓存的减少泄漏的替代方法
机译:智能缓存:通过动态自适应实现的节能缓存架构
机译:动态可重新配置的软硬件架构,用于在SoC平台上划分网络功能
机译:动态缓存为高收益架构调整架构大小
机译:在可动态重新配置的SoC架构上,硬件支持的任务调度。
机译:内壳结构对核心/多壳量子点中量子产率和闪烁动力学的作用
机译:高产sOC的动态缓存调整体系结构
机译:用于科学计算的基于缓存的超标量和无缓存矢量体系结构的评估