首页> 外文会议>EIS-Workshop; 19970408-09; Hamburg(DE) >Logikoptimierung in Synchronen Sequentiellen Schaltungen durch Testgenerierungstechniken
【24h】

Logikoptimierung in Synchronen Sequentiellen Schaltungen durch Testgenerierungstechniken

机译:通过测试生成技术在同步时序电路中进行逻辑优化

获取原文
获取原文并翻译 | 示例

摘要

Logikoptimierung mittels Testgenerierungsmethoden wie Redundanzaddition und -entfernung sind bereits veröffentlicht worden. In diesem Artikel werden diese Methoden auf synchrone sequentielle Schaltungen generalisiert. Es werden neue effiziente sequentielle Transformationen gezeigt, die es ermöglichen, große sequentielle Schaltungen zu optimieren. Die wesentliche Neuerung ist, Redundanzen zwischen verschiedenen Zeitrahmen in sequentiellen Schaltungen zu addieren. Zudem wird gezeigt, wie Redundanzen zur Invalidierung einer Initialisierung addiert werden können. Dieses Optimierungssystem für synchrone sequentielle Schaltungen wurde implementiert und experimentelle Ergebnisse werden hier gezeigt.
机译:使用测试生成方法(例如冗余添加和删除)的逻辑优化已经发布。本文将这些方法推广到同步时序电路。图中显示了新的有效顺序转换,可以优化大型顺序电路。主要的创新是在时序电路中的不同时间范围之间添加冗余。它还显示了如何添加冗余以使初始化无效。已经实现了用于同步时序电路的优化系统,并在此处显示了实验结果。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号