SoC Res. Dept., Electron. Telecommun. Res. Inst., Daejeon;
field programmable gate arrays; microprocessor chips; parallel programming; shared memory systems; system-on-chip; FPGA platform; RISC core data processing engines; efficient resource utilization; embedded media processors; implicative dynamic parallel programming model; low operating energy; mobile media processor; parallelized audio processing algorithm; programmer-specified parallelizable functions; quad-core data processing engines; quad-core media processor SoC; shared memory module array;
机译:适用于网络和多媒体的多处理器SoC平台的并行编程模型
机译:多处理器SoC的并行编程模式:在视频处理中的应用
机译:并行架构核心(PAC)-台湾首款多核应用处理器SoCⅡ:应用编程
机译:Quad-Core Media处理器SOC具有潜在的动态并行编程模型
机译:研究介导保护动机理论的认知过程:并行过程潜在增长模型分析
机译:在人的主要和次要体感皮层中的伤害性和非伤害性体感信息的并行处理:功能磁共振成像数据的动态因果模型的证据
机译:适用于高速流量管理的多处理器soC平台的并行编程模型