Department of Computer Science, The University of Tokyo, 7-3-1 Hongo, Bunkyo-ku, Tokyo 113-0033, Japan;
机译:CC-NUMA多处理器架构上H.264宏块级并行化性能评估
机译:使用OLTP工作负载的CC-NUMA多处理器性能评估
机译:GPU上的内核融合BLAS例程的性能评估:迭代求解器作为案例研究
机译:基于Intel处理器的CC-Numa系统的低级多线程BLAS内核性能评估
机译:领导力和情商:基于能力的混合型情商模型可预测经理级领导绩效。
机译:基于FPGA的传感器系统的调查:面向用于计算机视觉控制和信号处理的智能且可重新配置的低功耗传感器
机译:多线程处理器系统的性能评估模型
机译:在sGI / Cray Origin 2000处理器上执行BLas-1和其他数学内核