首页> 外文会议>25 years of the international symposia on Computer architecture >Retrospective: an instruction timing model of CPU performance

【24h】

Retrospective: an instruction timing model of CPU performance

机译：回顾：CPU性能的指令时序模型

获取原文

获取原文并翻译 | 示例

页面导航

著录项
相似文献
相关主题

著录项

来源
《25 years of the international symposia on Computer architecture》|1998年|P.11-12|共2页
会议地点 Barcelona(ES)
作者
Leonard J. Shustek; Bernard L. Peuto;
展开▼
作者单位

Network Associates, Inc., Portola Valley, CA;

Concord Consulting, Portola Valley, CA;

展开▼
会议组织
原文格式 PDF
正文语种 eng
中图分类计算技术、计算机技术;
关键词

相似文献

外文文献
中文文献
专利

1. Performance analysis of SSE and AYX instructions in multi-core CPUs and GPU computing on FDTD scheme for solid and fluid vibration problems [J] . Jorge Frances, Sergio Bleda, Andres Marquez, Journal of supercomputing . 2014,第2期

机译：多核CPU中SSE和AYX指令的性能分析以及基于FDTD方案的GPU计算的固体和流体振动问题
2. Improving the accuracy of energy predictive models for multicore CPUs by combining utilization and performance events model variables [J] . Arsalan Shahid, Muhammad Fahad, Ravi Reddy Manumachu, Journal of Parallel and Distributed Computing . 2021,第May期

机译：通过组合利用和性能事件模型变量来提高多核CPU的能量预测模型的准确性
3. Cache simulation for irregular memory traffic on multi-core CPUs: Case study on performance models for sparse matrix-vector multiplication [J] . James D. Trotter, Johannes Langguth, Xing Cai Journal of Parallel and Distributed Computing . 2020,第Octa期

机译：多核CPU上不规则内存流量的缓存仿真：稀疏矩阵乘法性能模型的案例研究
4. An instruction timing model of CPU performance [C] . Bernard L. Peuto, Leonard J. Shustek 25 years of the international symposia on Computer architecture . 1998

机译：CPU性能的指令时序模型
5. Serverless Performance Modeling with CPU Time Accounting and the Serverless Application Analytics Framework [D] . Cordingly, Robert. 2021

机译：CPU时间计费和无服务器应用程序分析框架的无服务器性能建模
6. Manipulations to the Timing and Type of Instructions to Examine Motor Skill Performance Under Pressure [O] . Nicole T. Ong, Alison Bowcock, Nicola J. Hodges 2010

机译：操纵时间和指令类型以检查在压力下的运动技能表现
7. Performance analysis of SSE and AVX instructions in multi-core CPUs and GPU computing on FDTD scheme for solid and fluid vibration problems [O] . Francés, Jorge, Bleda, Sergio, Márquez, Andrés, 10000

机译：多核CpU中的ssE和aVX指令的性能分析以及针对固体和流体振动问题的FDTD方案的GpU计算
8. Instruction Timing Model of CPU Performance [R] . Peuto, B. I., Shustek, L. J. 1976

机译：CpU性能指令时序模型

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号