Dept. of Comput. Sci. Eng., Univ. of California, San Diego, La Jolla, CA, USA;
Dept. of Comput. Sci. Eng., Univ. of California, San Diego, La Jolla, CA, USA;
Dept. of Comput. Sci. Eng., Univ. of California, San Diego, La Jolla, CA, USA;
Dept. of Comput. Sci. Eng., Univ. of California, San Diego, La Jolla, CA, USA;
Dept. of Comput. Sci. Eng., Univ. of California, San Diego, La Jolla, CA, USA;
Memory architecture; Kernel; Clocks; Pins; IP networks; Hardware; Ports (Computers);
机译:可以使用OpenCL开发Altera FPGA Stratix V的FPGA OpenCL概述和应用示例
机译:FlinkCL:用于大数据的异构CPU-GPU群集上的基于OpenCL的内存计算体系结构
机译:编译器生成的多线程可减轻内存延迟
机译:Tinker:为Altera的OpenCL编译器生成自定义内存架构
机译:针对具有异构内存结构的可配置体系结构的编译器定向数据管理。
机译:遗传电路编译器:生成组合具有Web语义和推理的遗传电路
机译:基于编译器的基于矢量的预分配在具有分布式内存的体系结构上