Sch. of Comput. Eng., Nanyang Technol. Univ., Singapore, Singapore;
Sch. of Comput. Eng., Nanyang Technol. Univ., Singapore, Singapore;
Sch. of Comput. Eng., Nanyang Technol. Univ., Singapore, Singapore;
Sch. of Comput. Eng., Nanyang Technol. Univ., Singapore, Singapore;
Sch. of Eng., Univ. of Warwick, Coventry, UK;
Digital signal processing; Field programmable gate arrays; Kernel; Table lookup; Routing; Hardware;
机译:适用于电脑视觉和图像处理算法的最近硬件加速器(DSP,FPGA和GPU)的适用性
机译:适用于FPGA的基于iDEA DSP块的软处理器
机译:使用浮点DSP模块的基于FPGA的可扩展且高效节能的流体仿真
机译:DECO:基于DSP块的FPGA加速器叠加,具有低开销互连
机译:混合的部分可重新配置的叠加层,可在FPGA上即时组装定制加速器。
机译:基于FPGA的加速器家族用于近似字符串匹配
机译:DeCO:具有低开销互连的基于DSP模块的FPGA加速器覆盖