The University of Texas at Dallas, Richardson, TX;
Cal Poly State University, San Luis Obispo, CA;
The University of Texas at Dallas, Richardson, TX;
Circuit faults; Hardware; Integrated circuits; Integrated circuit reliability; Machine learning; Error compensation;
机译:基于机器学习的硬件故障预测方法
机译:基于机器学习硬件加速器的目标识别系统设计
机译:典脑系列:机器学习的节能硬件加速器
机译:基于机器学习的硬故障恢复模型,用于近似硬件加速器
机译:基于FPGA的硬件加速器,用于机器学习的K近邻分类
机译:使用时间压缩支撑多穗码的硬件尖峰神经加速器的吞吐量和效率
机译:机器学习的硬件加速器设计