Grad. Sch. of Comput. Sci. Eng., Univ. of Aizu, Aizu-Wakamatsu, Japan;
CMOS integrated circuits; network-on-chip; radiation hardening (electronics); three-dimensional integrated circuits; CMOS technology; many-core systems-on-chips; size 45 nm; soft-error resilient 3D network-on-chip router; transient error protection; Computer architecture; Error analysis; Pipelines; Ports (Computers); Power demand; Switches; Transient analysis;
机译:用于禁止线上的片上路由器设计,具有软误差容差
机译:RevivePath:通过路由器的数据路径抢救来实现灵活的片上网络设计
机译:具有热感知功能的3D片上网络(3D NoC)设计:路由算法和热管理
机译:软错误弹性3D网络片式路由器
机译:弹性3D片上网络设计和分析。
机译:容错网络上环路路由器架构在内容互联网上的异构计算系统
机译:软误差弹性3D网络系统的可靠性评估和定量评估