Dept. of Electr. Comput. Eng., Ryerson Univ., Toronto, ON, Canada;
multiprocessing systems; parallel processing; synchronisation; SIMD; critical sections; data memory; instruction registers; large-scale system; lower-level parallel processors; multilevel processing; power consumption reduction; processor speed; synchronization overhead cost reduction; upper level processor; Clocks; Flip-flops; Logic gates; Multiprocessing systems; Process control; Registers; Synchronization; Multiprocessors; processor microarchitecture; scalability; synchronization;
机译:多级确定性同步顺序过程的结构理论
机译:具有成本效益的光伏多电平逆变器的电容器电压平衡差动处理系统
机译:降低多线程内核同步成本的自动调整策略
机译:多级处理,以降低同步成本
机译:减少查询处理期间I / O密集型操作的成本。
机译:通过使用更好的焊接技术对减少六价铬暴露并降低成本的焊接工艺进行评估
机译:多级确定性同步顺序过程的结构理论
机译:美国国税局可以做更多的事情来识别纳税申报处理问题并降低处理成本