Department of Information Technology, University of Turku, Turku, finalndc;
AES pipeline; Cryptographic; Field Programmable Gate Array; Pipelining; Throughput;
机译:加密KECCAK哈希函数加密处理器的高速FPGA实现
机译:安全双核加密处理器的FPGA设计与实现
机译:椭圆曲线加密处理器的FPGA / ASIC耦合实现
机译:FPGA基于AES的Crypto处理器实现
机译:基于SRAM的FPGA中实现的软核处理器的硬件和软件容错
机译:基于FPGA的电子皮肤实现实时数字信号处理
机译:FPGA硬件设计与实现新的区域高效椭圆曲线加密处理器