Microelectronics Center, Harbin Institute of Technology, China;
机译:使用单边沿跟踪时钟的多相时钟和数据恢复电路降低功耗的技术
机译:时钟和数据恢复电路中的精密基准时钟使用
机译:具有改进的锁相环电路的40 Gb / s时钟和数据恢复模块
机译:具有防第二谐波锁的时钟和数据恢复电路
机译:延迟触发器(DFF)的亚稳定性会影响时钟和数据恢复(CDR)以及锁相环(PLL)电路。
机译:严格建模自稳定的容错电路:片上系统的超鲁棒时钟方案
机译:CMOS技术中的时钟和数据恢复Schaltungen分析和封装[CMOS技术中的高比特率时钟和数据恢复电路的分析和设计]