Indian Institute of Technology Bombay, Mumbai, India;
boundary treatment; embedded extension; lifting based DWT; row extension; symmetric extension; zero padding;
机译:高效的一维和二维逆DWT 5/3滤波器架构,可实现高效的硬件
机译:区域和记忆高效可调VLSI DWT滤波器的图像分解使用分布式算术
机译:提升二维DWT高通量实现的面积和功率高效架构
机译:用升降机的边界处理分析用升降机滤波器用固定点算法进行硬件实现
机译:基于分布式算术的CORDIC算法及其在2-D IDCT的FPGA实现中的使用。
机译:频谱分析解决方案(SAS)系统:理论分析硬件设计和实现
机译:使用9/7小波滤波器的基于2-D升降的DWT的高效线路架构