星载FPGA异步复位关键技术的研究与实现

摘要

同步设计中的异步复位设计是星载FPGA设计的重要环节,正确、合理地对星载FPGA进行异步复位设计,对FPGA所属设备乃至整个电子系统的稳定性和可靠性起着至关重要的作用.本文着重研究了星载FPGA异步复位出现亚稳态现象的机理,并结合本人在星载FPGA设计中的经验,提出了确保星载FPGA安全可靠地完成复位的实现措施,这对提高航天应用FPGA的可靠性有着重要的意义.具体方案为：使用三个同步D触发器串接方式，将FPGA内部的主时钟(即FPGA内其它时序电路使用的时钟)接到三个D触发器的时钟端，将FPGA外部输入的复位信号(可以是上电复位信号或者是狗咬复位等信号)连接到第一个D触发器的数据输入端，最后将第三个D触发器的输出信号作为有效的复位信号指定到全局布线网络上，供FPGA内部其它触发器的异步复位端使用，同步化处理实现原理如图4所示。根据同步设计的原理，如果只使用一个D触发器对复位信号进行同步，那么这个D触发器Q端的输出值会出现亚稳态现象，如果经过多级的同步，虽然不能绝对的避免亚稳态现象，但是能够使出现亚稳态的几率降到更低。