一种基于SystemVerilog的FPGA验证平台研究

摘要

近年来,随着半导体技术的不断发展,集成电路制造工艺技术越来越先进,芯片设计的规模变得越来越大,芯片验证工作成了制约芯片设计水平的关键性因素.对于一款复杂的SoC芯片,设计验证将占到整个设计工作量的70％以上.SystemVerilog拥有验证工程师所需要的全部结构,这其中包括:随机约束、功能覆盖率、断言、面向对象等新技术,这些技术能够大幅度地提高工作效率,降低芯片设计风险,节约成本.本文描述了一种基于VMM的自动化功能验证平台,被测设计为运行于FPGA上的图像压缩系统.利用受约束的随机化激励、断言和功能覆盖率等手段,对图像压缩系统进行了有效的验证,保证了其功能的完整性.该验证平台各层分工明确,各个组件相对独立,具有很高的重用性,对以后图像压缩系统的升级版本或相似设计进行验证时,必将大大缩短其验证周期,提高验证效率。