一种通用的基于SV建模的Cache验证平台

摘要

由于替换、分配、缺失等内部行为,以及缺失流水、预取、非阻塞、Victim Cache、乱序返回等优化机制导致了Cache的执行行为比较复杂,特别是随着多核处理器的出现,共享Cache的侦听、目录协议等进一步加剧了Cache执行行为的复杂性,使得Cache的正确性验证变得非常困难.本文提出了一种通用的基于System Verilog建模的Cache验证平台,该模型包含约束随机激励产生器,具有分层次的在线查错机制,以及运行状态的打印,通过一些缩减时空开销的策略在模拟性能与可调试性之间取得较好的平衡.通过该验证平台能够自动验证Cache的替换、分配等主体Cache行为的正确性.该平台在项目中两处Cache系统中得以应用,能够有效地提高验证效率.