首页> 中文会议>全国抗恶劣环境计算机第二十六届学术年会 >基于System Verilog的测试平台验证方法研究

基于System Verilog的测试平台验证方法研究

摘要

介绍了传统的基于定向测试的验证流程和验证方法,给出受约束的随机测试方法.详细描述了受约束的随机激励、随机化对象,以及测试平台的组成和仿真流程.重点介绍了功能覆盖率的概念、操作流程、类型以及操作策略.最后对受约束的随机测试方法与定向测试方法进行对比,阐释了受约束的随机测试方法加上功能覆盖率是目前硬件设计的测试中较为稳定、全面的验证方法.在电子设计变得日益复杂的背景下,产生一个完整的激励集来测试设计的功能变得日益困难。采用受约束的随机测试方法是对它们进行全面验证的有效途径。这种方法可以把验证者从编写测试程序的烦闷中解脱出来,不用再为设计中的每个特征单独编写一套定向的测试集。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号