高阶路由器容错体系设计

摘要

互联网络的规模在不断地扩大,高阶路由器的应用成为必然.高阶路由器的容错性是互联网络可靠性的关键.高阶路由器芯片内部的复杂度和工作频率也在不断提升,其出错概率也在增大.高阶路由器同时具有集成端口数量多;内部存储器种类多和容量大的特点.针对高阶路由器的特点,从物理层、链路层、和路由层进行相应的容错性设计,通过降低出错概率、出错后可纠正和容错处理来提高高阶路由器的可靠性和可用性.