首页> 中文会议>第十届全国容错计算机学术会议 >考虑串扰影响的时延测试

考虑串扰影响的时延测试

摘要

超深亚微米工艺下,串扰的出现会导致在电路设计验证、测试阶段出现严重的问题.本文介绍了一个基于波形敏化的串扰时延故障测试生成算法.该算法以临界通路上的串扰时延故障为目标故障进行测试产生,大大提高了算法的效率.实验表明,以该算法实现的系统可以在一个可接受的时间内,对一定规模的电路的串扰时延故障进行测试产生.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号