基于存储总线的可重构硬件加速部件研究与设计

摘要

存储总线具有高带宽低延迟的特点,对于标准PC 200MHz的DDR2 SDRAM DIMM来说,最高带宽可达到3200MByte/s.本文在详细介绍基于存储总线的耦合方式和存储总线的特点之后,提出了可重构硬件加速部件(RHAU)的体系结构,并针对设计中所遇到的问题提出了解决方案.在性能评价部分,选取AES加密程序,通过SIS模拟器对其进行模拟,得出RHAU对AES128加密算法的加速比是22.