通过增强型并口实现在xPC上的高速数据采集

摘要

本文提出了一种利用C语言编制S函数访问增强型并口(EPP)的端口来实现在xPC中对并口进行读写的方法。使用增强型并口可以将数据传输过程控制在一个ISA I/O周期内，最高可以获得2M byte/s的传输速率，使得并口设备具有ISA总线板卡级别的数据带宽。通过使用C语言在驱动程序内部开辟数据缓冲区，保证在一个仿真步长期间内的所有并口通信数据可以按帧格式批量发送到S函数的接口外部;从而使xPC通过并口实现实时高速数据采集成为可能。结合目标设备上的FPGA/CPLD可编程逻辑设备，以及外部A/D，D/A，可以实现自订制的高速数字输入输出，模拟输入输出功能，从而提高了硬件在回路实时仿真系统的灵活性。