摘要:研究表明,高性能微处理器中由于访存而导致的处理器停顿占其全部停顿的50%以上,研究总线技术对于减少访存时间,提高延迟隐藏能力具有重要意义.现代高性能微处理器已经能够开发出越来越多的并行性,当一段程序因等待访存数据而停顿时,处理器可以选择执行其他程序段.因此,向处理器内核提供连续的数据流比降低单个存储访问的延迟更加重要.按照这一原则,当前系统总线部件广泛采用了分离事务总线技术,每个事务的执行过程被分割为多个执行阶段,多个事务的不同阶段以流水方式执行,连续不断地为处理器内核提供数据.本文详细阐述了这种分离事务总线设计技术,介绍了X处理器总线接口部件,并改进了其数据传输方案,提高了总线利用率.